קצת על התפקיד:

• הקמה וניהול צוות ורפקציה וקושחה (FPGA) מולטי-דיסציפלינארי.
• Hands-On ביצוע תכן ובדיקות לוגיות של רכיבים מתכנתים או מודולים בתוכם
• תכנון ארכיטקטורה לאימות ותכנון לוגי ברמת על.
• יצירת והטמעת נהלים ושיטות פיתוח מתקדמות הכוללות פיתוח IPs ושיטות לפיתוח תכנים גנריים.
• הקמת סביבת וריפקציה UVM מלאה, כולל שימוש ב Verification IPs פנים חברתיים וחיצוניים.
• אחריות מערכתית של ה FW וממשקיה, העמקה וחידוד של דרישות המערכת.
• הגדרת Test Plan לסביבה, ויישום לפי מתודולוגיית UVM.
• יכולת ואחריות על חניכה וביצוע בקרה מקצועית על הצוות
• עבודה שוטפת עם מפתחי FPGA ומהנדסי המערכת, ובנוסף עבודה עם מפתחי תוכנה-תשתיות תוכנה בהתאם לצורך.

מה אנחנו מחפשים:

• ניסיון של 5 שנים לפחות בפיתוח רכיבים מתוכנתים FPGA - חובה
• ניסיון של 5 שנים לפחות ב - System Verilog verification חובה
• נסיון בהובלת צוות של לפחות 2-3 מתכננים – חובה
• תואר ראשון בהנדסת חשמל ואלקטרוניקה/ מחשבים/ תוכנה– חובה
• ניסיון מוכח של לפחות 3 שנים בפיתוח סביבות וריפיקציה בSystem Verilog במתודולוגיית UV
• תואר שני - יתרון
• ניסיון בהקמת צוות עבודה ותשתיות - יתרון

למה כדאי לך להצטרף אלינו?

• להיות חלק מעשייה משמעותית וערכית עם אנשי מקצוע מובילים בתחום
• השתלבות לצוותי עבודה קטנים וממוקדים
• מיקום – מרכז תל אביב בסמוך לתחנת רכבת